会员登陆 | 会员注册
繁體中文
加入收藏
网站地图
试验箱技术
您现在的位置: 试验箱信息 >> 试验箱技术 >> 正文
-

FPGA集成电路的动态老化试验

作者:佚名 文章来源:本站原创 点击数:448 更新时间:2017-2-24 下午 11:29:21 标签:

网!,新用户?

电子搜索有关电子资料下载技术文章电路图数据手册搜索

热门搜索:

?电子电路图,电子技术资料网站首页电子资料下载频道--为电子工程师提供激发创新灵感的新方案、新的参考设计、新的设计构想等可下载的电子资料!电子技术应用频道--为电子工程师提供电子产品设计所需的技术分析、设计技巧、设计工具、测试工具等技术文章!专业的电子元器件平台--及时发布大量最新IC、分立器件、模组等电子元器件产品信息!电路图频道--提供电子电路图,原理图,汽车电路图,手机电路图,功放电路图,电源电路图等电路图纸构建电子工程师交流的平台--在交流中进一步学习设计技巧、规划技术人生、提升自我价值!FPGA集成电路的动态老化试验2011年02月22日11:18本站整理作者:网络关键字:

1引言

FPGA是现场可编程门阵列(FieldProgrammingGateArray)的缩写,用户可以编写程序对FPGA内部的逻辑模块和I/O模块重新配置,以实现芯片的逻辑功能。近年来,FPGA芯片以其大规模、高集成度、高可靠性、投资少、保密性好、开发方便、使用灵活、可在线编程等优点得到了广泛的应用。随着FPGA电路在军工和航空航天领域的应用,其高可靠性尤为重要,为了提高电路的可靠性,最好的方法是对电路进行筛选,其中老化试验就是筛选过程中最为重要的环节之一。

考虑到FPGA电路的工作模式比较复杂,外部需要存储器或者FLASH对其进行配置,FPGA才能动态工作,因此国内一般的FPGA老化技术都采用了静态老化试验方法。这种静态老化试验方法存在着一定的缺陷,电路在老化过程中并没有受到真正的应力,因此并不能真正剔除掉早期失效的产品,其可靠性得不到保证。对FPGA电路动态老化的研究,提高老化试验条件的严酷度,即可保证电路的高可靠性要求。

2动态老化试验

集成电路的动态老化理论上要求电路在其最高温度工作条件下完全模拟实际工作状态,电路内部的逻辑单元都有机会得到翻转,对于一般数字集成电路都需要外部提供功能测试码来驱动电路工作。

对于FPGA电路的动态老化试验来说,功能测试码是存储在外部存储器中的配置程序,将程序配置到FPGA电路内部,使内部的门阵列全部工作起来,实现高覆盖率的逻辑节点的翻转,让其按照规定的功能工作。因此本研究工作的关键在如何进行FPGA电路的程序配置。

3FPGA设计流程

完整的FPGA设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA的内部存储器中,实现特定逻辑功能的过程。由于FPGA电路的内部存储器都是基于RAM工艺的,所以当FPGA电路电源掉电后,内部存储器中已加载的位流数据将随之丢失。所以,通常将设计完成的FPGA位流数据存于外部存储器中,每次上电自动进行FPGA电路配置加载。

4FPGA配置原理

以Xilinx公司的QproVirtexHi-Rel系列XQV100电路为例,FPGA的配置模式有四种方案可选择:MasterSerialMode,SlaveSerialMode,MasterselectMAPMode,SlaveselectMAPMode。配置是通过芯片上的一组专/复用引脚信号完成的,主要配置功能信号如下:

1)M0、M1、M2:下载配置模式选择;

2)CLK:配置时钟信号;

3)DONE:显示配置状态、控制器件启动;

4)PROG_B:初始化引出端;

5)INT_B:配置延迟控制,配置错误显示;

6)DOUT:菊花链中的配置数据输出。

7)DIN:串行数据输入;

FPGA电路在选定模式下的配置过程包括四个主要阶段:

1)清除FPGA电路内部配置存储器;

2)初始化FPGA电路配置逻辑功能;

3)加载FPGA电路配置数据流;

4)FPGA电路配置完成,启动电路就绪序列。

主串模式电路连接图见图1。

图1FPGA配置主串模式连接图

系统或芯片上电后,信号引脚PROG_B被拉低,FPGA的配置RAM存储器清空;同样,PROG_B上的逻辑低电平将会复位配置逻辑,并使FPGA保持在清空配置存储器状态。只要PROG_B引脚保持低电平,则FPGA将继续清空它的配置RAM存储器,并使INIT_B信号保持为低电平以表明配置在被清空。

当PROG_B被释放时,FPGA将继续使INIT_B保持低电平,直到完成清空所有的配置存储器。FPGA在INIT_B信号的上升沿检测其模式引脚M0、M1、M2。

INIT_B信号变为高电平后,配置就可以开始了,不需要额外的暂停或等待周期。但是,配置过程不必在INIT_B变化之后就立即开始。配置逻辑只有当位流的同步字被载入时才开始处理数据。当上电清除配置RAM存储器后,INIT_B信号引脚变高电平,可以开始载入配置数据:标准的位流首先是引入空闲字FFFFFFFFh,其次是同步字AA995566h,然后是一些配置控制信息,紧跟其后的才是真正的位流数据帧和相关的CRC;位流的最后是CRC校验和启动芯片进入工作态。FPGA电路配置流程图如图2所示。

《FPGA集成电路的动态老化试验》相关参考资料:
紫外老化试验箱、氙灯老化试验箱、电路老化起火、老化试验箱、电路老化案例、电路板 老化测试、老化试验机、高温老化试验箱、氙灯老化试验

-
金亚洲彩票